La producción de chips de 3 nm ha sido un reto significativo para TSMC y Samsung. Ambas compañías han luchado por alcanzar un rendimiento por oblea óptimo, necesario para asegurar la rentabilidad y atraer clientes. El rendimiento ideal es del 90%, pero durante meses, estas empresas no han superado el 60%.
Mark Liu, director general de TSMC, ha declarado que la empresa no puede satisfacer el 100% de las necesidades de sus clientes, pero están trabajando para llegar al 80%. Este problema se debe a la capacidad limitada de su tecnología COWOS de empaquetado avanzado de semiconductores, cuya demanda ha aumentado debido al auge de los centros de datos para inteligencia artificial.
TSMC ha mejorado el rendimiento de su nodo de 3 nm. Huang Yuanguo, director de las plantas de TSMC, ha confirmado que en 2024 la capacidad de producción de circuitos integrados de 3 nm se triplicará. La primera generación de esta tecnología, N3B, tuvo un rendimiento por oblea mejorable, lo que limitó su uso a Apple. Sin embargo, la segunda generación, N3E, ha refinado la litografía N3B, mejorando el rendimiento y reduciendo los costes de fabricación.
La litografía N3E prescinde de algunas etapas del proceso de transferencia de la litografía de ultravioleta extremo y reduce la densidad de transistores. Esto ha permitido que otros clientes de TSMC, además de Apple, puedan utilizar esta tecnología. La producción a gran escala de circuitos integrados en nodos N3E comenzó en el cuarto trimestre de 2023.
La tecnología de 3 nm más avanzada de TSMC, conocida como N3P, entrará en fabricación a gran escala en el segundo semestre de 2024. Esta tecnología permitirá incrementar el rendimiento un 4%, reducir el consumo un 9% a la misma frecuencia de reloj y aumentar la densidad de transistores un 4%.
Imagen: TSMC
